国产接口IP

半导体IP是指集成电路（IC芯片）、逻辑或单元布局设计的可重复使用单元。根据不同的设计IP，半导体IP市场可分为接口IP、处理器IP、存储器IP以及其他IP。

接口IP包括有线接口IP和无线接口IP：有线接口IP包括USB、PCIe、DDR、SATA、D2D（Die to Die）等，应用较多的为USB、DDR、PCIe、MIPI和以太网IP；无线接口IP主要包括蓝牙、Zigbee、Thread等。

据IPnest统计，各类接口IP在2021年产生了13亿美元的收入，同比增长22.7%，2026年的市场规模将达到30亿美元。另外，IPnest的数据显示，过去5年到未来5年的全球接口IP市场年均复合增长率达到16%，中国市场增长率会更高。外资IP厂商在中国市场的占有率高达90%，本土企业还有很长的路要走。

本土的接口IP企业最近几年也是异军突起，主要有芯动科技、芯耀辉、牛芯、锐成芯微、纳能微、和芯微、芯思原、灿芯、奎芯、中茵微等。

芯动科技（Innosilicon）：成立于2007年，是一站式IP和芯片定制领军企业，聚焦计算、存储、连接等三大赛道，提供跨全球各大工艺厂（台积电/三星/格芯/中芯国际/联华电子/英特尔/华力）从55纳米到5纳米全套高速混合电路IP核和IP相关芯片定制解决方案。存储接口IP：全面支持JEDEC DDR5/4/3/2、LPDDR5X/5/4X/4/3/2、HBM3/2e，均包含PHY和控制器IP。此外芯动科技还是从GDDR5到GDDR6X全覆盖的IP厂商。Serdes接口 IP：可提供16/32/56/64Gbps多标准SerDes全套解决方案，并已实现了最高5nm的设计。

芯耀辉Akrostar：成立于2020年，致力于国产先进半导体IP的研发和服务。官网显示研发团队正在集中力量自主开发覆盖14/12纳米及以下的先进工艺IP，同时也开发了DDR PHY IP、56G/112G Serders产品。在第六届集半导体峰会上，芯耀辉重点展出了PCIe, Serdes, DDR, USB, MIPI, HDMI等涵盖最先进协议标准的全栈式完整IP解决方案。

牛芯半导体KNIULINK：成立于2020，是一家高科技半导体集成电路设计企业，在主流先进工艺布局SerDes、DDR等中高端接口IP，产品广泛应用于5G通信、AI运算、智慧终端、网络交换、基站芯片、云计算、服务器、存储等领域，累计服务客户超过100家。官网显示，牛芯半导体拥有先进的架构和技术，为客户提供高性能、低功耗的DDR3/4/5和LPDDR2/3/4/4x/5 IP组合解决方案。同时提供25/28/32G Serdes IP。

锐成芯微（Actt）：成立于2011年，致力于集成电路知识产权（IP）产品设计、授权，并提供芯片定制服务。公司立足低功耗技术，已逐步发展和构建完成以超低功耗模拟及数模混合IP、高可靠性存储IP、高性能射频IP及高速接口IP为主的产品格局，拥有国内外专利超100件。锐成芯微可提供一系列高速高性能接口类IP和混合信号IP，包括USB、MIPI、SerDes等。SerDes IP可支持USB、PCIe、SATA等接口协议。

纳能微： 成立于2014年，是一家国内领先的主营集成电路IP核设计与定制服务的高新技术企业，专注于数模混合高速SERDES IP核的自主研发和持续创新，拥有PCIE、USB3.1/USB3.0/USB2.0、JESD204B、GVI/LVDS/MIPI PHY IP及12.5G/16G高速SERDES IP核等多项核心技术，产品工艺制程已达8nm节点。纳能技术研发团队已经完成了超过100项IP授权与服务案例，获批电路设计专利近30项。具有0.6G-12.5GSerDes IP核。

和芯微（IPGoal）：成立于2004年，专注于高速高精度数模混合信号集成电路IP核的研发、推广和授权。公司的核心技术是高速串行接口技术、音频编解码（Audio Codec）技术和高速AD-DA转换技术。高速串行接口技术提供高达12.5Gbps的速度，涵盖USB3.0、SATA、PCIe 和Rapid IO等技术，音频编解码可提供16位至24位高精度音频转换，高速AD提供位宽10bit/12bit，采样速率可达200MHz。能提供1.25-12.5Gbps多速率SerDes IP方案。

灿芯（Brite）：灿芯的“YOU”系列IP 备受欢迎。DDR IP可支持LPDDR2、DDR3、LPDDR3、DDR4、LPDDR4/4x和DDR5等应用，支持从667Mbps 到4800Mbps的数据传输速率。 灿芯为客户提供2.5-32Gbps多速率SERDES IP方案。该方案平滑地集成了多SERDES通路，具有同级产品中最优的性能、面积和功耗。可编译的PHY可以支持PCIe Gen 4.0/3.0/2.0/1.0, USB 3.1 / 3.0, XAUI, SATA Gen 3.0/2.0/1.0, CEI-11G-LR, 10GBase-KX4, JESD204B, SGMII/QSGMII, RAPID I/O, HSSTP （Trace Port），V-By-One, DisplayPort和HMC等主流的接口标准。

芯思原（Verisyno）是由芯原和新思等4家公司共同投资设立。芯思原传承了芯原与新思成熟工艺节点的芯片接口和模拟IP，并致力于此类IP往中国新建的40/55nm foundry的移植开发。在DDR IP接口领域，芯思原有DDR3/2、DDRmultiPHY、DDR4 multiPHY三种，可支持DDR 2、DDR3、DDR4、LPDDR2、LPDDR3等应用。

中茵微（JoinSilicon）：2021年成立于南京，是一家专注于做先进制程工艺IC设计，致力于IP自主研发和服务、赋能芯片设计和SOC定制解决方案的技术平台公司，主要面向高性能计算、数据中心、5G通信、人工智能、汽车电子等领域。能够为客户提供先进制程IP、一站式的高端Soc定制以及Chiplet&先进封装产品。目前已完成A轮过亿元融资。据了解，本轮融资将主要用于企业级高速接口IP与Chiplet产品研发，进一步加强中茵微在高速数据接口IP（32G 、112G SerDes）和高速存储接口IP（LPDDR5、HBM3等）的技术优势以及产品布局，同时也会用于推进Chiplet产品的快速落地。

Chiplet目前备受瞩目，国际大厂已经陆续推出了Chiplet的产品，国内芯片企业对Chiplet也是一致看好。Chiplet的发展也诞生了高速Die to Die接口的需求。在Chiplet的接口IP方面，国内芯原和芯动科技已经推出了实质性的产品。芯原是大陆首批加入UCIe产业联盟的企业，基于“IP芯片化，IP as a Chiplet”和“芯片平台化，Chiplet as a Platform”两大设计理念，芯原推出了基于Chiplet架构所设计的高端应用处理器平台，目前该平台12nm SoC版本已完成流片和验证，并正在进行Chiplet版本的迭代。

by 大D谈芯